EDA軟件巨頭Synopsys新思科技

發布時間：2022-03-09作者來源：薩科微瀏覽：3238

(Nasdaq: SNPS)是為全球集成電路設計提供電子設計自動化(EDA)軟件工具的主導企業。為全球電子市場提供技術先進的IC設計與驗證平臺，致力于復雜的芯片上系統(SoC)的開發。同時，Synopsys公司還提供知識產權和設計服務，為客戶簡化設計過程，提高產品上市速度。

公司規模

Synopsys公司總部設在美國加利福尼亞州Mountain View，有超過60家分公司分布在北美、歐洲、亞洲。

從1995年進入中國市場以來，Synopsys公司一直致力于加快中國IC設計產業的發展，中國分部的團隊和業務也一直保持著健康良性的成長。在過去的四年里，Synopsys公司在中國市場的銷售額取得了平均70%的增長率。

2002年并購Avant!公司后，Synopsys公司成為提供前后端完整IC設計方案的領先EDA工具供應商。這也是EDA歷史上[敏感詞]次由一家EDA 公司集成了業界[敏感詞]的前端和后端設計工具。在中國，Synopsys建立了上海、北京兩個研發中心，整合了200多位研發人員。Synopsys中國的研發人員與美國總部的研發人員一起為全球的IC設計工程師協同開發新的設計工具，并不斷為中國的IC設計業提供深入支持。這是 Synopsys公司在美國以外[敏感詞]的IC設計工具研發機構。中國也因此成為全球IC設計工具研發中心之一。

通過和中國戰略伙伴的合作，Synopsys跨越了產業鏈的上游工具供應商的定位，積極成為產業鏈的推動者。通過和國家科技部“863” 計劃的合作，Synopsys為7個[敏感詞]IC產業化基地提供了規范化的先進IC設計環境；通過和中國科學院及[敏感詞]大學的合作，支持中國開發基于0.13 微米及以下工藝的IC設計方法的研究和人才培訓；通過和大唐集團的聯合項目“COMIP”，推動中國自主知識產權的三代移動通信TD-SCDMA技術的產業化；通過與中芯國際等本地IC Foundry合作開發參考設計流程，方便本地設計公司的投片生產。

同時Synopsys致力于聘用和培訓本地人才，建立了專業化、高素質的市場及銷售隊伍，規范著國內EDA市場的銷售行為，建立了國內[敏感詞]的技術支持隊伍，建立了中國用戶售后服務支持中心和國內EDA行業中[敏感詞]個800技術支持熱線。為中國用戶提供了和世界其他用戶同步甚至更好的技術服務支持。

Synopsys矢志與中國的IC產業同命運、共發展。不管過去幾年中國IC設計業狀況的動蕩變化，始終沒有動搖過共同發展的決心。Synopsys公司是過去8年中[敏感詞]一直為中國用戶提供穩定直接的技術推廣咨詢、服務和支持的EDA公司。在中國有北京、上海和香港及深圳四個代表處，負責市場拓展、銷售、技術支持等共有50多人。并擁有上海，北京兩個研發中心，200多EDA工具研發人員。

Synopsys在中國的主要業務也從推廣EDA工具轉型為以創造價值為導向，基于咨詢提供定制解決方案。

Synopsys中國分部也從一個EDA銷售分支發展為集業務咨詢、技術支持和IC設計工具研發的，扎根于中國IC產業的高技術公司。

主要產品

Astro

Astro是Synopsys為超深亞微米IC設計進行設計優化、布局、布線的設計環境。Astro可以滿足5千萬門、時鐘頻率GHz、在0.10及以下工藝線生產的SoC設計的工程和技術需求。Astro高性能的優化和布局布線能力主要歸功于Synopsys在其中集成的兩項[敏感詞]技術：PhySiSys和Milkyway DUO結構。

DFT

DFT Compiler提供獨創的“一遍測試綜合”技術和方案。它和Design Compiler 、Physical Compiler系列產品集成在一起的，包含功能強大的掃描式可測性設計分析、綜合和驗證技術。DFT Compiler可以使設計者在設計流程的前期，很快而且方便的實現高質量的測試分析，確保時序要求和測試覆蓋率要求同時得到滿足。DFT Compiler同時支持RTL級、門級的掃描測試設計規則的檢查，以及給予約束的掃描鏈[敏感詞]和優化，同時進行失效覆蓋的分析。

TetraMAX

TetraMAX ATPG是業界功能最強、最易于使用的自動測試向量生成工具。針對不同的設計，TetraMAX可以在最短的時間內，生成具有[敏感詞]故障覆蓋率的最小的測試向量集。TetraMAX支持全掃描、或不完全掃描設計，同時提供故障仿真和分析能力。

Vera

Vera驗證系統滿足了驗證的需要，允許高效、智能、高層次的功能驗證。Vera驗證系統已被Sun、NEC、Cisco等公司廣泛使用以驗證其實際的產品，從單片ASIC到多片ASIC組成的計算機和網絡系統，從定制、半定制電路到高復雜度的微處理器。Vera驗證系統的基本思想是產生靈活的并能自我檢查的測試向量，然后將其結合到test-bench中以盡可能充分測試所設計的電路。Vera驗證系統適用于功能驗證的各個層次，它具有以下特點：與設計環境的緊密集成、啟發式及全隨機測試、數據及協議建模、功能代碼覆蓋率分析。

VCS

VCS是編譯型Verilog模擬器，它完全支持OVI標準的Verilog HDL語言、PLI和SDF。VCS具有行業中[敏感詞]的模擬性能，其出色的內存管理能力足以支持千萬門級的ASIC設計，而其模擬精度也完全滿足深亞微米ASIC Sign-Off的要求。VCS結合了節拍式算法和事件驅動算法，具有高性能、大規模和高精度的特點，適用于從行為級、RTL到Sign-Off等各個階段。VCS已經將CoverMeter中所有的覆蓋率測試功能集成，并提供VeraLite、CycleC等智能驗證方法。VCS和Scirocco也支持混合語言仿真。VCS和Scirocco都集成了Virsim圖形用戶界面，它提供了對模擬結果的交互和后處理分析。

Power Compiler

Power Compiler 提供簡便的功耗優化能力，能夠自動將設計的功耗最小化，提供綜合前的功耗預估能力，讓設計者可以更好地規劃功耗分布，在短時間內完成低功耗設計。Power Compiler嵌入Design Compiler/Physical Compiler之上，是業界[敏感詞]的可以同時優化時序、功耗和面積的綜合工具。