瞻芯電子分析SiC功率器件的可靠性及應用

發布時間：2022-03-18作者來源：薩科微瀏覽：2404

SiC作為第三代半導體材料，性能各方面都要優于Si基材料，與傳統基于Si半導體材料的功率器件相比，新興SiC功率器件具有開關速度快、阻斷電壓高和耐高溫工作能力強等優點，更能滿足未來電力電子技術的發展要求。
上海瞻芯電子經過三年的深度研發和極力攻關，成為中國[敏感詞]家掌握6英寸SiC MOSFET和SBD工藝，以及 SiC MOSFET驅動芯片的公司。本文就瞻芯電子SiC功率器件的可靠性及應用進行說明，讓用戶在使用前放心、使用中省心，從而做出更好的產品。
1. 上海瞻芯電子的SiC MOSFET是否有正負壓應力極限的數據？
瞻芯電子的SiC MOSFET柵極電壓規范（+20V/-5V）是嚴格根據JEDEC來做的認證，保證產品在室溫下工作壽命不小于10年。對于超出柵極電壓規范的應用情況，主要有以下兩個方面的考量。
[敏感詞]，柵極本身的壽命模型主要由SiO2的TDDB（Time Dependent Dielectric Breakdown 時間依賴的介質擊穿）模型來確定，已經有大量的數據表明SiC上生長的SiO2介質層的質量跟Si上生長的SiO2是一樣優良的，所以從TDDB的角度來看，20V的柵介質所能承受的更高電壓以及在該電壓下的壽命模型跟Si MOSFET和IGBT是一致的；瞻芯電子正在用瞻芯自己的SiC MOSFET建立SiO2柵介質工藝和器件的壽命模型。
第二，SiC MOSFET跟Si MOS產品（MOSFET和IGBT）[敏感詞]的差別和挑戰就在于PBTI（Positive Bias Temperature Instability正偏壓溫度不穩定性）和NBTI（Negative Bias Temperature Instability負偏壓溫度不穩定性），加正偏壓后器件Vth會增加，加負偏壓后器件Vth會減??；在JEDEC認證條件下，在柵極電壓規范內工作，器件的壽命是可以得到保證的；對于超出柵壓規范的應用壽命模型，瞻芯電子正在搭建設備并且做詳細規劃和研究；總體說來，只要正柵壓不超過25V，負柵壓不低于-10V，DutyCycle比較小的脈沖不會對器件造成性能的不可恢復性損傷，具體的定量關系和壽命模型會在[敏感詞]輪研究結束時給出。
2. 上海瞻芯電子如何解決SiC MOSFET應用中驅動負壓的建立？這種方式是否可靠？
瞻芯電子開發了工業界[敏感詞]采用8引腳封裝，集成負壓驅動的35V/4A驅動器IVCR1401D/IVCR1401DP. 在驅動器啟動后，NEG輸出被拉至GND，內部的電流源快速為負壓電容充電，負壓建立后，NEG引腳被釋放，內部的負壓調節器可將負壓調節至-3.5V以正常運行，之后，柵極驅動信號NEG在（VCC-3.5V）和-3.5之間進行切換，如下圖所示為負壓電容的負壓建立過程，1uF電容充電大約需要28us。應使用超過100倍Cg電容的X7R電容，來減小負壓電容上的紋波，使負壓可靠穩定的建立運行并進行驅動。在我司的老化測試系統電路已經使用該芯片進行過驗證，在1000V/20A/125℃的運行條件下驅動SiC MOSFET，連續運行1000h后，仍然能夠穩定可靠的進行驅動。

圖 1 3. 上海瞻芯電子如何解決SiC MOSFET 應用中驅動的負壓尖峰問題？負壓尖峰產生機制是怎樣的？有什么應對方法？
SiC MOSFET相比于傳統的Si功率器件具有更快的開關速度，然而這種快速的暫態過程會使SiC MOSFET的開關性能對回路的寄生參數更加敏感，尤其體現在驅動波形上。如下圖所示為米勒效應產生的電壓尖峰。在SiC MOSFET的半橋應用中，下管保持關斷狀態，上管關斷時，會產生較大的dv/dt，由于功率回路和驅動回路中的寄生電感，會產生一個較大的米勒電流，該電流會在驅動電阻RG上產生一個壓降，從而導致在VGS波形上出現一個負尖峰；同理，當上管導通時，也會產生較大的dv/dt，由于回路中存在的寄生電感，也會產生一個較大的米勒電流，該電流會在驅動電阻RG上產生一個壓降，從而導致在VGS波形上出現一個正尖峰。

圖 2
為了減少驅動的負壓尖峰，有以下幾個方面的建議：
1）在驅動電阻RG上并聯一個back-to-back MOS（推薦型號：QS5K2TR），來降低米勒效應在RG上產生的壓降，從而減小米勒尖峰電壓，如下圖中的Q1、Q2；

圖 3 2）將驅動芯片盡可能靠近SiC MOSFET的柵極，盡可能減小驅動回路中的寄生電感； 3）在Layout上盡量減小功率回路的面積，盡可能減小功率回路和驅動回路中的共源極電感； 4）在條件允許的情況下，使用TO247-4封裝的SiC MOSFET，盡可能采用Kelvin驅動以減少器件引腳所帶來的寄生電感。
4. 上海瞻芯電子如何解決SiC MOSFET應用中的開關震蕩問題？
SiC MOSFET振蕩問題最關鍵的是首先要解決驅動回路振蕩問題，防止因為驅動信號振蕩而導致的振蕩。為了解決驅動回路振蕩，需要將驅動芯片盡可能靠近SiC MOSFET的柵極，盡可能減小寄生電感，減少振蕩。下面兩張圖，上圖為驅動芯片離SiCMOSFET比較遠的測試波形，下圖為離的比較近的測試波形。兩圖中天藍色波形為Vgs波形，[敏感詞]為Vds波形。左圖中米勒尖峰高達19.2V，右圖的米勒尖峰只有4.6V，改善這么大的主要原因就是驅動IC離SiC MOSFET比較近。

圖 4
下面再說明一下SiC MOSFET的Layout的一些注意點，良好的Layout有助于減小振蕩。首先驅動IC盡量離SiC MOSFET越近越好，以保證驅動回路面積越小越好。其次，高頻振蕩是由PCB 和MOSFET的雜散電感雜散電容（主要是Coss）之間的振蕩引起。如下圖中，紅色的虛線是功率回路的面積，綠色的虛線是驅動回路面積。這些面積越小則SiC MOSFET開關時的振蕩越小。

圖 5 5. SiC MOSFET驅動與Si IGBT驅動異同？SiC MOSFET能否沿用IGBT插件驅動板方式驅動？
不能沿用。因為采用驅動板的方式，驅動回路寄生電感比較大，從而需要更大的驅動電阻來阻尼，進而導致開關速度變慢，損耗增大。如果不用更大的驅動電阻來阻尼，那么Vgs波形會導致比較大的振蕩，進而導致Vds振蕩，從而增加開關損耗。另，寄生電感比較大本身就增加了驅動回路阻抗，驅動電路的抗米勒能力減弱，導致開關速度變慢，損耗也增大。
6. SiC MOSFET并聯中需要注意哪些事項？
要保證每個SiC MOSFET的驅動回路和主功率回路盡量對稱，要求驅動芯片輸出到每個SiC MOSFET的柵極距離全部一樣，每個SiC MOSFET需要單獨的Rg來增加一致性，如果并聯的MOSFET共用一個驅動電阻將會導致閾值電壓最小的那個MOSFET最先開通，同時會將其他的MOSFET的Vgs鉗位在該閾值電壓下，從而導致只是閾值電壓最小的MOSFET開通，其余所有的管子全部未開通。關斷過程也是如此，閾值電壓[敏感詞]的那個MOSFET先關閉，同時將電壓鉗位在該閾值電壓下，直到該管完成關斷過程。由此可見，使用一個驅動電阻來驅動所有的MOSFET會造成比較大的開關瞬間的動態不均流。為此需要為每個MOSFET配置單獨的Rg，從而使得每個MOSFET的Vgs解耦，增強動態均流。靜態的均流特性主要靠MOSFET本身的參數一致性來實現，需要仔細挑選參數一致的MOSFET來做直接并聯。

圖 6
8. SiC MOSFET TO247-4比TO247-3的寄生電感改善多少？有沒有具體參數？
根據CREE公開的數據，TO247-4封裝的開關損耗只有TO247-3封裝的開關損耗的30%(600V/40A)。由此可見TO247-4封裝優勢非常明顯。

圖 7
TO247-3封裝內部的內部公共Source電感會減緩MOSFET開通和關斷的速度，從而增加了開關損耗，而TO247-4因為有單獨的一根Source引線用于驅動，從而旁路了內部公共Source電感，避免了內部公共Source電感對開關過程的影響，從而達到減小開關損耗的目的。首先看下開通過程，典型的雙脈沖實驗中通過開關上管來實現，我們主要聚焦上管Vgs回路。當上管開通時，Q1的Id是增加的，那么L_SL感應出來的電壓是上正下負，其電壓和外部所加的驅動電壓(正電壓)極性相同，導致內部MOSFET-Die上的Vgs電壓減小，從而減緩了MOSFET開通過程。

圖 8
下面再看上管關斷過程，Q1關斷，導致Id減小，L_SL感應出來的電壓是上負下正，該電壓和外部驅動電壓(負電壓或零電壓)極性相反，會減小實際內部MOSFET-Die上的Vgs在關斷過程的電壓，如果L_SL上的電壓足夠大，甚至能造成內部MOSFET-Die上的電壓從負壓變為正壓，導致誤開通！所以L_SL會導致關斷過程減慢，從而增加關斷損耗。